Conception ASIC numérique

L'objectif du module est de donner un aperçu du flot de conception d'un circuit numérique. Un cours introductif (2-3h) donne une vision globale des technologies des circuits numériques (logique CMOS, conception full-custom, librairie de cellules standards, gate arrays, etc...). L'accent est également mis sur les flots de conception d'un ASIC numérique ainsi que sur les problématiques liées à la conception d'un circuit intégré numérique de plusieurs millions de portes (complexité, automatisation du flot de conception, consommation d'énergie, ...). La suite du CI propose de synthétiser un simple compteur à l'aide d'outil de synthèse logique (Cadence RTL Compiler/ Synopsys design compiler). Le circuit est ensuite mappé à l'aide d'une libraire cellule standard CMOS. Le circuit obtenu en enfin simulé et vérifié sous contraintes temporelles à l'aide de l'outil de simulation Modelsim.

VHDL - module EN 113

- Introduction à l'automatisation des flots de conception de circuits numériques
- Prise en main autonome de l'outil design_vision (synopsys) à l'aide d'un tutorial
- Projet sur design_vision