Test et Vérification

L'objectif de cet enseignement est de faire comprendre les enjeux liés à la vérification des systèmes numériques lors de leurs phases de conception. Afin d'améliorer les processus de conception et réduire le temps de développement, les méthodes usuelles employées lors de la conception de systèmes numériques sont détaillées. Enfin, ces méthodes sont mise en oeuvre durant une séquence de TDs/TPs à l'aide des langages C et VHDL.

Compétence(s) développée(s) grâce à ce module :

• Analyser et utiliser les méthodes et outils de conception informatique pour les systèmes embarqués - niveau 2
• Analyser et utiliser les méthodes de conception de circuits numériques pour les systèmes embarqués - niveau 2

Une matrise des langages C/C++ et VHDL est nécessaire.

Partie 1: Les enjeux de la vérification des systèmes
Partie 2: Les méthodes de vérifications
Partie 3: Les outils de vérification pour le développement logiciel.
Partie 4: Les outils de vérification pour le développement matériel.

Vérification, Cycle en V, Programmation logicielle (C/C++), Architectures matérielles (VHDL), testbench