École / Prépa
ENSEIRB-MATMECA
Code interne
EEL8-EANA1
Description
Le concept de synthèse de fréquence est d'abord introduit, de même que les enjeux et limitations de la fonction. Par la suite les différents blocs constituant une boucle à vérouillage de phase sont détaillés ainsi que leur impact sur les performances de la PLL.
Heures d'enseignement
- CICours Intégrés5h
- TDTravaux Dirigés4h
Syllabus
1/ PLL Basics2/ Phase Comparators et PLL Operating Modes3/ Loop Filter et PLL Performances 4/ Conclusion
Modalités de contrôle des connaissances
Évaluation initiale / Session principale - Épreuves
Type d'évaluation | Nature de l'épreuve | Durée (en minutes) | Nombre d'épreuves | Coefficient de l'épreuve | Note éliminatoire de l'épreuve | Remarques |
---|---|---|---|---|---|---|
Contrôle Continu Intégral | Contrôle Continu | 1 |